|
课程培训
|
RTL Synthesis(Design Synthesis)培训课程
RTL Synthesis(Design Synthesis)培训课程 课程大纲： 第一阶段 Design Compiler 1 Unit 1 Introduction to Synthesis Design and Technology Data Design and Library Objects Timing Constraints Unit 2 Environmental Attributes Synthesis Optimization Techniques Timing Analysis Unit 3 Additional Constraint Options Multiple Clocks and Timing Exceptions Congestion Analysis and Optimization Post-Synthesis Output Data Conclusion 第二阶段 Design Compiler 2: Low Power Clock Gating Leakage Power Optimization Power Intent using IEEE 1801 UPF Library Requirements Synthesis with UPF Power Aware DFT 第三阶段 DFT Compiler Unit 1 Introduction to Scan Testing DFT Compiler Flows and Setup Test Protocol DFT Design Rule Checks Unit 2 DFT DRC GUI Debug DRC Fixing Top-Down Scan Insertion Exporting Files Unit 3 High Capacity DFT Flows On-Chip Clocking (OCC) Multi-Mode DFT DFT MAX 如果您想学习本课程，请预约报名
如果没找到合适的课程或有特殊培训需求，请订制培训 除培训外，同时提供相关技术咨询与技术支持服务，有需求请发需求表到邮箱soft@info-soft.cn,或致电4007991916 技术服务需求表下载请点击 服务优势： 丰富专家资源，精准匹配相关行业，相关项目技术精英，面向用户实际需求，针对性培训或咨询，互动式交流，案例教学，精品小班，实际工程项目经验分享，快捷高效，节省时间与金钱，少走弯路与错路。 专家力量： 中国科学院相关研究所高级研究人员 西门子，TI,vmware，MSC,Ansys，MDI，Mentor, candence,Altium,Atmel 、Freescale,达索，华为等 大型公司高级工程师，项目经理，技术支持专家 中科信软培训中心，资深专家或讲师 大多名牌大学，硕士以上学历，相关学历背景专业，理论素养高 多年实际项目实践，大型复杂项目实战案例分享，热情，乐于技术分享 针对客户实际需要，真实案例演示，互动式沟通，学有所值 |
|
